

超越 6F² DRAM 的未来演进之路—从 2D 横向缩放到 3D 垂直堆叠

参考来源: Jin-Woo Han, "Beyond 6F² – Scaling Frontiers and the Evolution Towards Future DRAM Architectures", Paper T5.1, 2026 IEEE VLSI Symposium, Honolulu.


一、传统 2D DRAM 的缩放壁垒

随着 DRAM 单元尺寸的不断缩小，传统 6F² 单元结构（3F×2F 矩形布局）在进入 sub-10nm 节点（第 7 代 DRAM，即 1d 节点），传统的横向缩放（Lateral Shrink）已逼近物理极限，主要面临三大挑战：

1. 存储电容降低

- **问题描述：** 横向缩放导致电容器尺寸减小，其电容值（Cs）随之下降。
- **影响：** 电容降低会逼近数据保持时间（Retention Time）和感测放大器（Sense Amplifier）的感测裕度（Sensing Margin）极限，影响数据读取的可靠性。

Challenges in 2D Scaling : ① Low Storage Cap



☑ Lateral shrink of capacitor reduces its capacitance by $C_s = k \times (A/d)$.

☑ The capacitance of the stacked capacitor is approaching retention time and sensing margin limits..

示意图展示了位线（BL）、字线（WL）、单元晶体管（Cell Tr）和电容器（CAP）。

标注：Cs_N > Cs_{N+1}，表明随着缩放，电容值减小。

公式：Cs = k x (A/d)，说明电容与面积成正比。

#关键数字

当前 DRAM 单元结构从 8F²（早期）→ 6F²（80nm 起沿用至今），面积缩小空间已极为有限。要继续推进密度，下一步是从 6F² 向 4F² 过渡，再进入真正的 3D 堆叠。

因此，继续把 2D cell 做小并不是一条无限延伸的路线。下一阶段的关键，是从 "横向缩小" 转向 "空间重构"


2. 高字线电阻

- **问题描述：** 字线（WL）宽度变窄，导致其电阻（R_{WL}）增大。
- **影响：** 电阻增大使得字线 RC 延迟（τ=RC_{WL}）增加，逼近保证读写裕度所需的时序极限，影响芯片的读写速度。

示意图展示了一条长字线，从字线驱动器（WL driver）到近端单元（Near Cell）和远端单元（Far Cell）。

标注：WL width, $R_{WL} = \rho_{WL} \times L / (H \cdot W)$, 说明电阻与长度成正比，与宽度成反比。

Challenges in 2D Scaling : ② High Wordline R




☑ WL resistance is also approaching the RC timing limit required to guarantee read/write margins.

3. 行锤干扰加剧

- **问题描述：**随着单元间距缩小，反复访问某一行（Row）会导致相邻行（Victim Cell）的电荷状态发生变化。
- **影响：**被捕获和发射的电子流入或流出受害单元，导致数据“1”或“0”的失效，严重影响数据可靠性。

Challenges in 2D Scaling : ③ Row Hammer Disturb



☑ As cell-to-cell distance decreases, repeated access of a row can cause failures in adjacent rows.

☑ Trapped and emitted electrons flow into (or out of) the victim cell, causing D1 (or D0) failures.


示意图展示了被反复访问的“攻击行”（Aggressor WL）和受影响的“受害行”（Victim WL）。

标注：电子（e）在单元间流动，导致 D1 或 D0 失效。

二、 解决方案：通过垂直堆叠实现“反向缩放”，把单元做大，再向上堆叠

面对 2D 缩放的困境，提出了一种颠覆性的思路：不再缩小单元尺寸，而是制造更大的单元，然后垂直堆叠它们。

- **核心思想：**利用 Z 轴（垂直方向）的空间，放松对 X-Y 平面（横向）的尺寸要求。这被称为“反向横向缩放”（Reverse Lateral Scaling）。



☑ Vertically stacked 3D DRAM can relax the dimension requirement via z-dimension.


#对比图:

左侧（2D 横向缩放）：空间被压缩（Space squeezed）。

右侧（3D 堆叠）：空间被释放（Space released）。

- **两个关键使能技术：**
 - a. **外延沟道生长：**用于在垂直方向生长高质量的半导体层，形成多层通道/牺牲层堆叠（三星已实现 200 个周期 Si/SiGe 超晶格生长验证）。
 - b. **晶圆键合：**用于将不同的功能层（如存储阵列、外围电路）堆叠在一起，实现 Peri-on-Cell（PoC）等更复杂的 3D 集成架构。
- **优势：**
 - **有效提升位密度：**通过增加堆叠层数（Tier count），可以在不缩小单元尺寸的情况下，有效提升单位芯片面积的位密度。
 - **性能与可靠性提升：**由于单元尺寸可以“放松”（变大），字线可以更宽（降低电阻）、间距可以更大（减少干扰）、电容器可以更高（增加电容）。这使得电性能和可靠性都得到增强。

Relaxation : Narrow/Near/Thin → Wide/Far/Thick



对比图：

左侧（横向缩放时代 - Linear Scaling Era）：窄（Narrow）、近（Near）、薄（Thin）。

右侧（垂直堆叠时代 - Vertical Stacking Era）：宽（Wide）、远（Far）、厚（Thick）。

结论：尺寸放松同时提升了电性能和可靠性。

横向空间释放后，电容、字线、位线和晶体管的设计余量都能改善。随后通过增加堆叠层数，在芯片面积不变的情况下持续提升 bit density。

三星在本届 VLSI 上展示的 16 层 VS-DRAM（Vertically Stacked DRAM）就是这一思路的工程验证。它采用 GAA（Gate-All-Around）单元晶体管和水平存储电容器，将传统竖立的电容器“放倒”以适应多层堆叠。

三、 3D 单元阵列的关键设计考量


1. 有效单元密度

- **问题：**3D 阵列中，连接每一层单元的“阶梯焊盘”（Staircase Pad）会占用大量芯片面积，且层数越多，面积开销越大。x
- **优化方法：**
 - i. 减小单元面积。
 - ii. 减小焊盘面积。
 - iii. **增加每焊盘连接的单元数：**通过引入“线选择晶体管”（Line Select Transistor），让一个焊盘服务更多条字线或位线，从而减少焊盘数量。

2. 两种位线/字线架构

- **水平 BL/垂直 WL：**位线水平，字线垂直。垂直维度复杂，导致更高的深宽比工艺。
- **水平 WL/垂直 BL：**字线水平，位线垂直。横向维度复杂，但垂直位线架构在密度和感测裕度方面更具优势，被认为是更优选择。

Two WL/BL Orientation Architectures



- ☑ Horizontal BL / Vertical WL and Horizontal WL / Vertical BL are the primary layout options.
- ☑ The choice lies between complexity in vertical or horizontal design.

[Ref] Han, J.-W., "Ongoing evolution of DRAM scaling via third dimension-vertically stacked DRAM", VLSI Tech. 2023

对比图：

左侧（水平 BL/垂直 WL）：位线短，字线长，垂直结构高且窄。

右侧（水平 WL/垂直 BL）：字线短，位线长，横向结构宽且短。

3. 层级位线架构

- 方法：在局部位线（Local BL）和全局位线（Global BL）之间增加一个开关。
- 优势：感测放大器只看到部分局部位线的电容，从而显著改善感测裕度。

四、 BL / WL 架构：Vertical BL 更有潜力

对比两类主要布局：**Horizontal BL / Vertical WL**，以及 **Horizontal WL / Vertical BL**。前者横向设计更复杂，后者纵向设计更复杂。

从报告结论看，**Vertical BL 架构在密度和 sensing margin 上更有优势**。原因是它能缩短 BL、改善读出条件，并在高层堆叠场景下更好地控制 bitline capacitance。更重要的是，VBL 架构的 sensing delay 与纵向层数无关，这对多层堆叠至关重要。

进一步的优化方向是 **hierarchical BL**。通过在 local BL 和 global BL 之间加入 switch，sense amplifier 不需要直接看到整条本地 BL 的电容。

这类架构可以改善 sensing margin，但也会引入额外开关、控制线和工艺复杂度。不过，VBL 方案在多层堆叠场景下也会面临严重的 routing 拥塞问题，需要配合 BL strap 架构和 AOS 选择器来缓解。


五、 核心器件挑战：Floating Body Effect 是 3D cell 的关键可靠性问题

3D cell transistor 中，floating body effect (FBE) 和 BL coupling 会影响保持时间、漏电和读写稳定性。在 GAA 结构的 VS-DRAM 中，这个问题更加突出。报告列出多种缓解手段。

- 使用 **LDD** 降低 junction capacitance，减弱 BL disturb
- 使用 **高功函数 WL**，提高阈值电压并屏蔽 BL coupling
- 使用 **双功函数栅**，在保持高阈值优势的同时降低 junction 附近高电场
- 减薄 **body thickness**，降低 BL field penetration

- 优化 **channel thickness**，在迁移率、粗糙散射、FBE 和电荷损失之间取得平衡
这里没有单一最优解。未来设计更像是**多参数联合优化**，而不是只调某一个器件尺寸。值得注意的是，IGZO 等氧化物半导体材料天然对 FBE 有更好的免疫力，这也是三星选择 IGZO 作为沟道材料的重要动机之一。

BL Coupling w/ and w/o Body Bias



- ☑ Decrease junction cap to suppress BL aggressor
- ☑ Increase oxide capacitance to strengthen channel control capability.

示意图展示了浮体效应的等效电路模型，以及各节点电容（ C_{gox} , $C_{j,DC}$, $C_{j,BC}$ ）对浮体电势（ Φ_{body} ）的影响。

公式：


$$\Phi_{body} = (V_{WL} \cdot C_{gox} + C_{j,DC} \cdot V_{BL} + C_{j,BC} \cdot V_{SN}) / (C_{gox} + C_{j,DC} + C_{j,BC})$$

六、 工艺制造考量：外延、牺牲层、扩散掺杂和键合

1. **外延层缺陷** 生长高质量、无缺陷的 Si/SiGe 多层堆叠是基础，但晶格失配会导致缺陷。
2. **高深宽比刻蚀**：刻蚀出垂直、笔直、高深宽比的沟道是核心工艺挑战。
3. **选择性横向凹槽** 在窄空间内精确控制牺牲层的横向回刻，以实现均匀的栅极长度和电容高度，避免桥接失效和空洞。

3D DRAM 的制造流程可以抽象为：堆叠生长、定义有源区、牺牲层替换、形成 WL/PAD、形成 junction/BL、形成电容。

Narrow Space Selective Lateral Recess



- ☑ Void control and the uniformity of the lateral recess are critical factors in the fabrication process.

对比图展示了三种情况：

1. ****空洞/悬浮 Si 间隙填充**** (Void/Suspended Si Gap Fill)：填充不充分，留下空洞。
2. ****横向凹槽桥接失效**** (Lateral Recess Bridge failure)：凹槽过度，导致相邻单元连通。
3. ****理想情况****：均匀的横向凹槽，填充后无空洞、无桥接。

高深宽比结构下，传统离子注入不再容易适用，因此需要引入 diffusion doping。同时，随机掺杂涨落、外延缺陷、应力/翘曲和刻蚀选择性都需要重新评估。

悬空晶体通道也有不同路线：

Thick Si:Ge / Thin Si 可以带来更好的 **tSi 控制**和**更短步骤**，但缺陷更多；**Thin Si:Ge / Thick Si / Si Trim** 缺陷更少，但步骤更复杂、tSi 控制更困难。


因此，材料组合不是简单替换，而是 **defect**、**stress**、**warping**、**Si thickness control** 和 **process steps** 的综合取舍。

[此内容不支持展示在文档内，请[在线查看](#)]

七、晶圆键合与集成方案

- **目的**：将存储单元阵列 (Cell)、核心电路 (Core) 和外围电路 (Peri) 集成在一起。
- **方案** 提供了单片 (Mono Wafer)、双晶圆 (Two Wafer Bonding) 和三晶圆 (Three Wafer Bonding) 键合等多种选项。
- **优势** 晶圆键合可以减小芯片面积、提升单元效率，并且通过解耦不同功能层的热预算，可以优化各自的性能。

Cell Efficiency Improvement via Wafer Bonding



- ☑ Wafer-on-wafer stacking reduces chip size and increases cell efficiency at the expense of wafer cost.
- ☑ The wafer bonding approach decouples the process thermal budget, which can enhance performance.

对比图展示了三种方案的芯片尺寸：

单片晶圆：芯片面积开销大 (Chip size overhead)。

双晶圆键合：芯片面积节省 (Chip size saving)。

三晶圆键合：芯片面积进一步节省 (Chip size saving)。

总结：3D DRAM 是系统工程

- 现状：传统 2D DRAM 的横向缩放已接近极限。
- 方向：通过垂直堆叠进行缩放是极具前景的解决方案。
- 关键：管理好 3D 单元阵列中的单元面积和焊盘面积开销至关重要。
- 架构：垂直位线架构是更可行的结构选择。
- 挑战：单元晶体管的浮体效应是核心器件挑战。
- 集成：异构晶圆键合提供了灵活、可定制的集成方案。

DRAM 的下一阶段不再是传统 6F² 横向 shrink 的自然延续，而是进入 3D stack、架构重排、器件可靠性和制造工艺共同驱动的新阶段。

[此内容不支持展示在文档内，请[在线查看](#)]

未来 DRAM 的竞争，不只是做得更小，而是把器件、架构、材料和工艺重新组织起来。这场竞赛的终局，是内存与计算的深度融合。

参考信息

参考原文：

VLSI 知识库：

拓展 1：三星 vs SK 海力士：两条路线的产业博弈

在第 7 代 DRAM（sub-10nm 1d 节点）上，三星与 SK 海力士选择了截然不同的技术路线，这不仅是工程偏好，更是战略赌注。

三星选择"先跳再跑"：在 10a 就大胆引入 4F² + VCT + IGZO 组合，提前积累 3D 集成经验，为后续 16 层 VS-DRAM 铺路。SK 海力士则选择"跑稳再跳"：将 4F² 推迟到 10b 节点，先用 BLS 和 Back Gate 等改良手段榨取 6F² 的最后潜力，再逐步过渡。

谁先到达终点？关键不在谁先展示更激进的架构，而在于谁先以可接受的良率、性能和成本实现大规模量产。在内存技术领域，从实验室创新到经济性量产往往需要数年。

对比维度	三星 (Samsung)	SK 海力士 (SK Hynix)
核心架构	垂直位线 (Vertical BL) 架构文档中多次强调此架构在密度和感应裕度上的优势，是三星主推的方案。	水平位线 (Horizontal BL) 架构更侧重于利用成熟的平面工艺，通过混合键合 (Hybrid Bonding) 技术将存储单元与外围电路垂直集成。
工艺路径	单片式堆叠 (Monolithic Stacking)文档中详细讨论了外延层生长、高深宽比刻蚀、阶梯焊盘等工艺，体现了在单一晶圆上逐层构建存储阵列的路径。	晶圆对晶圆键合 (Wafer-on-Wafer Bonding)更倾向于将存储阵列晶圆与外围电路晶圆分别制造后，通过键合技术连接。文档末尾也提到了这种“异构键合”选项。
核心挑战	浮体效应 (FBE)文档用大	键合对准与热预算挑战在于

	量篇幅讨论如何缓解浮体效应（如轻掺杂漏极、高功函数栅极等），这是其单片式堆叠路径的核心难点。	如何实现高精度、高良率的晶圆键合，并管理两层晶圆间的热预算差异。
技术优势	理论密度更高垂直位线架构理论上能实现更高的单元密度，因为位线可以垂直穿过所有堆叠层，减少横向布线开销。	工艺成熟度更高可以复用部分现有平面 DRAM 的工艺和设计，降低初期研发风险，且外围电路性能更优。
整体路径	10a 节点率先部署 4F² + VCT - IGZO 沟道材料验证（85°C 保持 >75s） - PUC 架构 + 300nm 间距混合铜键合 16 层 VS-DRAM + GAA 晶体管原型 - PoC 架构提升 I/O 效率 2028 量产 10a，2030 前后转向 3D DRAM	10a 仍用传统 6F²，10b 才引入 4F² VG 4F² Vertical Gate 结构 - Bit-Line Shielding (BLS) 抑制耦合噪声 - Shared Back Gate 提升阈值控制力 - Die Thinning 为后续键合做准备 2030 年前后实现单片式 3D DRAM

- 竞争策略分析

1. 三星：技术激进，追求极限密度

- 策略：文档中提到的“反向横向缩放”和“垂直堆叠”是三星的核心思想。他们试图通过单片式集成，从根本上改变 DRAM 单元的结构，以实现最大化的密度提升。
- 专利布局：三星在垂直通道晶体管、双功函数栅极、轻掺杂漏极结构等方面拥有大量专利，旨在解决浮体效应和工艺均匀性问题。
- 风险：工艺复杂度极高，特别是高深宽比刻蚀和外延层缺陷控制（文档中专门讨论了缺陷评估），良率爬坡是巨大挑战。

2. SK 海力士：稳健务实，强调系统集成

- 策略：更侧重于异构集成。他们可能不会完全放弃传统的平面单元，而是通过晶圆键合技术，将高性能的外围电路（如感测放大器）与存储阵列分离，从而获得更好的整体性能。
- 专利布局：SK 海力士在混合键合、晶圆级封装、以及水平位线架构下的信号完整性方面有深厚积累。
- 优势：这种路径的热预算管理更灵活，外围电路可以采用更先进的逻辑工艺，有利于提升整体芯片的速度和能效。

拓展 2：AI 时代的驱动力：3D DRAM 为何如此紧迫？

3D DRAM 之所以从实验室走向量产路线图，根本驱动力来自 AI。大模型推理（inference）对内存提出了三个苛刻要求：

- 更高容量 — 万亿参数模型需要数百 GB 内存，当前 HBM4 单栈最大 36GB-48GB 远不够

- **更高带宽** — 推理瓶颈往往不在算力而在内存墙,3D DRAM 内部带宽理论值可达数十 TB/s

- **更低功耗** — 数据搬移功耗甚至超过计算功耗,3D 集成可缩短信号路径,降低 30%–50% 数据搬运能耗

三星在 2026 年半导体韩国 (Semicon Korea 2026) 上更进一步提出了 **zHBM** 概念——将 GPU 和 HBM 在 Z 轴方向垂直集成, I/O 数扩展至数十万个, 带宽提升 4 倍, 能效改善至 0.25 倍。这标志着 DRAM 的 3D 化不仅限于存储单元本身, 还将重塑整个内存-计算系统的拓扑结构。